上拉電阻就是讓它在沒(méi)有輸出的情況下，保持高電位，并且不出現(xiàn)漂移現(xiàn)象。在有輸出的情況下，由于上拉電阻相對(duì)輸入電路來(lái)說(shuō)，阻值很大，這樣在電阻兩端形成穩(wěn)定電壓后，就會(huì)有輸出。 
他是怕你plc沒(méi)有準(zhǔn)確的輸出，這是根據(jù)電路需要設(shè)計(jì)的，主要目的是為了防止干擾，增加電路的穩(wěn)定性。
對(duì)于正邏輯的PLC（即24V的負(fù)極接PLC輸入側(cè)的COM）用集電極開(kāi)路NPN輸出型的編碼器，只加上拉電阻是不行的，原因?yàn)椋壕幋a器輸出為1時(shí)（即編碼器內(nèi)的晶體管截止），雖然能提供+24V電源電壓給PLC的輸入端，但集電極的負(fù)載電阻（R1）串在其中，使PLC輸入點(diǎn)的電壓變小：其輸入電壓 UI0.0 = 24×Rf/(R1+Rf), 即輸入給I0.0的脈沖的電壓幅度低于24V,不能使PLC內(nèi)部計(jì)數(shù)器可靠計(jì)數(shù)。最好采用下右圖電路：用一PNP晶體管G3，其發(fā)射極接+24V，集電極接I0.0輸入端，基極串接一只10K 電阻接編碼器的輸出端。這樣連接PLC就可正常工作。

 
上拉電阻就是把不確定的信號(hào)通過(guò)一個(gè)電阻鉗位在高電平，此電阻還起到限流的作用。同理，下拉電阻是把不確定的信號(hào)鉗位在低電平。上拉電阻是指器件的輸入電流，而下拉指的是輸出電流。
上拉電阻：
1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門(mén)電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。
4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。
6、提高總線(xiàn)的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長(zhǎng)線(xiàn)傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。
2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小；電阻小，電流大。
3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮
　　以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類(lèi)似道理
　　對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開(kāi)關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素：
1． 驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。
2． 下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電流。
3． 高低電平的設(shè)定。不同電路的高低電平的門(mén)檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開(kāi)關(guān)管導(dǎo)通，上拉電阻和開(kāi)關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門(mén)檻之下。
4． 頻率特性。以上拉電阻為例，上拉電阻和開(kāi)關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。
　　下拉電阻的設(shè)定的原則和上拉電阻是一樣的。
　　OC門(mén)輸出高電平時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來(lái)提供，設(shè)輸入端每端口不大于100uA,設(shè)輸出口驅(qū)動(dòng)電流約500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的高低電平門(mén)限為0.8V(低于此值為低電平)；2V(高電平門(mén)限值)。
選上拉電阻時(shí)：
　　500uA x 8.4K= 4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來(lái)了。如果輸出口驅(qū)動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。 PLC
　　當(dāng)輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA
200uA x15K=3V即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門(mén)的可參考
74HC系列.
　　設(shè)計(jì)時(shí)管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話(huà)概括為：輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級(jí)聯(lián)的輸入口，高于低電平門(mén)限值就不可靠了）
　　在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。
1. 電阻作用：
接電組就是為了防止輸入端懸空
減弱外部電流對(duì)芯片產(chǎn)生的干擾
保護(hù)cmos內(nèi)的保護(hù)二極管,一般電流不大于10mA
上拉和下拉、限流
1. 改變電平的電位，常用在TTL-CMOS匹配
2. 在引腳懸空時(shí)有確定的狀態(tài)
3.增加高電平輸出時(shí)的驅(qū)動(dòng)能力。
4、為OC門(mén)提供電流